New tool simulates chip-to-chip connections with unprecedented precision
Researchers have developed DICE, a detailed modeling system that accurately simulates how separate processor chips communicate with each other. The tool could help semiconductor manufacturers design faster, more efficient multi-chip systems—a critical capability as traditional single-chip scaling hits physical limits.
Originaltitel: DICE: Detailed Inter-Chiplet End-to-End PHY Modeling for Accurate Chiplet Simulation
**Chipletarkitektur kräver exakt fysisk modellering för tillförlitlig simulering** Uppsala University presenterar DICE, ett verktyg för detaljerad end-to-end PHY-simulering av chipletbaserade system. Chiplets — modulära processorkärnor sammankopplade på samma substrate — växer som designparadigm för att hantera tillverkningskomplexitet och kostnad, men simuleringsmodeller har släpat efter. Befintliga verktyg förenklar gränssnittskommunikationen mellan chiplets, vilket leder till fel vid layout och timing. DICE modellerar signal- och strömöverföring mellan chiplets i detalj, från logik till fysisk implementering. Denna tillnärmning avslöjar problem som tvetydig latens och elektriska störningar tidigt — före tillverkning. För chipletleverantörer och SoC-designare är detta kritiskt: felaktig simulering kostar månader i redesign. Uppsala Universities arbete adresserar en faktisk flaskhals i chipletekosystemet när Intel, AMD och asiatiska foundries skalrar produktionen.